문서 ID: 000094936 콘텐츠 형태: 문제 해결 마지막 검토일: 2025-05-16

Quartus® Prime Pro Edition 소프트웨어 버전 23.1 이하를 사용할 때 Agilex™ 7 FPGA 트랜시버 F-타일 설계에서 어설션되지 않은 tx_pll_locked 또는 tx_ready 신호를 볼 수 있는 이유는 무엇입니까?

환경

    인텔® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

Quartus® Prime Pro Edition 소프트웨어 버전 23.1 이하의 버그로 인해 일부 F-타일 송신기가 재설정 상태로 남아 있을 수 있으며, 이로 인해 tx_pll_locked 또는 tx_ready 신호가 영구적으로 해제될 수 있습니다.

이 간헐적인 문제는 일부 Quartus® Prime Pro Edition 소프트웨어 컴파일 프로젝트 프로그래밍 파일에서는 볼 수 있지만 다른 파일에서는 볼 수 없습니다. 이는 둘 이상의 Agilex™ 7 FPGA F-타일을 사용하는 Quartus® Prime Pro Edition 소프트웨어 설계에만 영향을 미칩니다.

해결 방법

Quartus® Prime Pro Edition 소프트웨어 버전 22.4 및 23.1에서 이 문제를 해결하려면 다음 패치를 설치하십시오.

Quartus® Prime Pro Edition 소프트웨어 버전 22.3 이하에서 이 문제를 해결하려면 설계를 Quartus® Prime Pro Edition 소프트웨어 버전 22.4 또는 23.1로 업그레이드하고 해당 패치를 설치해야 합니다.

이 문제는 Quartus® Prime Pro Edition 소프트웨어의 향후 개정판에서 수정될 예정입니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

인텔® Agilex™ FPGAs 및 SoC FPGAs

1

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.