문서 ID: 000094985 콘텐츠 형태: 오류 메시지 마지막 검토일: 2023-05-19

Aldec®* Riviera* VHDL 시뮬레이터를 지원하기 위해 인텔® Quartus® 프라임 스탠다드 에디션 소프트웨어 버전 19.1에서 인텔 Agilex 7 EMIF IP 예시 설계가 시뮬레이션에 실패하는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime 디자인 소프트웨어
  • 인텔® FPGA 시뮬레이션 도구
  • 외부 메모리 인터페이스 인텔® Stratix® 20 FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    인텔® Quartus® Prime Standard Edition 소프트웨어 버전 19.1의 문제로 인해 Aldec* Riviera* VHDL 시뮬레이터 이전 버전에 대한 시뮬레이션 오류가 발생할 수 있습니다.

    해결 방법

    이후 인텔® Quartus® 프라임 스탠다드 에디션 소프트웨어 버전 19.1에 Aldec* Riviera* VHDL 시뮬레이터 버전 2020.04를 사용하는 것이 좋습니다.

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.