문서 ID: 000095013 콘텐츠 형태: 오류 메시지 마지막 검토일: 2023-05-23

인텔 Agilex® 7 DDR4 IP EMIF 트래픽 생성기 2 유휴 주기 수 및 루프 유휴 카운터에 불일치가 있는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime 디자인 소프트웨어
  • 외부 메모리 인터페이스 디버그 구성 요소 인텔® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    인텔® Quartus® Prime Pro Edition 소프트웨어 버전 20.4 이전의 문제로 인해 EMIF 트래픽 생성기 2.0(TG2)의 연속 루프 간 유휴 주기 수는 읽기 또는 쓰기 수가 1일 때 루프 유휴 카운터와 같지 않습니다. 이 문제는 루프 유휴 카운터를 다시 로드할 때 루프 수가 2보다 클 때만 발생합니다. 루프 간 유휴 주기 수는 루프 유휴 카운터보다 1개 적습니다.

    해결 방법

    이 문제는 이후 인텔® Quartus® Prime Pro Edition 소프트웨어 버전 21.1에서 해결되었습니다.

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.