문서 ID: 000095357 콘텐츠 형태: 문제 해결 마지막 검토일: 2023-08-02

리셋 릴리스 직후 16550 호환 UART의 인터럽트 신호가 인텔® FPGA IP 어설션되는 이유는 무엇입니까?

환경

    인텔® Quartus® Prime Standard Edition
    16550 호환 가능한 UART 인텔® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

인텔® Quartus® Prime Standard Edition 소프트웨어 버전 21.1 및 21.1.1의 문제로 인해 재설정 릴리스 직후 16550 호환 UART 인텔® FPGA IP의 ier_dlh 인터럽트 신호가 표시됩니다.

해결 방법

이 문제를 해결하려면 두 가지 옵션이 있습니다.

1. 인텔® Quartus® Prime Standard Edition 소프트웨어 버전 22.1에서 문제가 해결되었으므로 인텔® Quartus® Prime Standard Edition 소프트웨어 버전 22.1 이상 버전을 사용하십시오.

2. 레지스터rbr_thr_dll 읽으면 인터럽트 신호가 지워집니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 13 제품

인텔® Cyclone® 10 LP FPGA
인텔® MAX®
Stratix® FPGA
Stratix® II FPGA
Stratix® III FPGA
Stratix® IV FPGA
Stratix® V FPGA
인텔® Arria®
Cyclone® FPGA
Cyclone® II FPGA
Cyclone® III FPGA
Cyclone® IV FPGA
Cyclone® V FPGA 및 SoC FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.