설명
지원 로직 생성 단계에서 Quartus™ Prime Pro Edition 소프트웨어는 F-타일 IP가 인스턴스화되는 프로젝트에서 SDC(Synopsys Design Constraints) 파일의 우선 순위를 재정렬합니다. 이 조정은 잘못된 SDC 주문으로 인한 예기치 않은 오류를 방지하기 위해 수행됩니다. 이 동작은 오류를 나타내지 않는다는 점에 유의해야 합니다. 그러나 타일 로직 생성 단계에서 생성된 클럭을 기반으로 제약 조건을 정의할 때 오류가 발생할 수 있습니다. 이는 제약 조건이 새로운 SDC 순서에 따라 로직 생성 단계 이후에 아직 정의되지 않은 클럭을 대상으로 할 수 있기 때문입니다.
해결 방법
어떤 이유로든 타일 시계에서 고유한 제약 조건을 파생시켜야 하는 경우 다음 단계를 수행합니다.
- IP 생성 및 지원 로직 생성 단계를 실행합니다.
- GUI를 사용하여 Assignments > Settings > Timing Analyzer로 이동하고 "Up" 및 "Down" 버튼을 사용하여 필요에 따라 파일을 재정렬합니다. 그렇지 않으면 QSF (Quartus Settings File) 파일을 열고 SDC 파일 순서를 다시 정렬하십시오.
- 다음 컴파일 단계인 Analysis and Synthesis, Fitter 및 Assembler를 실행합니다.