문서 ID: 000095548 콘텐츠 형태: 문제 해결 마지막 검토일: 2024-04-23

Quartus® Prime Pro Edition 소프트웨어 버전 23.2에서 Agilex™ 7 F-Tile 참조 및 시스템 PLL 클럭 FPGA IP의 refclock_status 신호를 어떻게 사용합니까?

환경

    인텔® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

Quartus Prime Pro Edition 소프트웨어 버전 23.2에서 Agilex™ 7 F-Tile 참조 및 시스템 PLL 클럭 FPGA IP의 refclock_status 출력 신호가 작동하지 않습니다.®

해결 방법

refclock_status 출력 신호를 사용해서는 안 됩니다. 시스템 PLL 기준 클럭의 상태를 알고 싶다면 out_systempll_synthlock_[n] tx_pll_locked[n], tx_ready[n] 및 rx_ready[n] 신호가 하이를 주장하는지 여부를 모니터링하여 이를 추론할 수 있습니다.

이 문제는 Quartus® Prime Pro Edition 소프트웨어 버전 23.3부터 해결됩니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

인텔® Agilex™ FPGAs 및 SoC FPGAs

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어서는 안 됩니다. 이 페이지의 영어 버전과 번역 사이에 모순이 있는 경우 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.