문서 ID: 000095648 콘텐츠 형태: 문제 해결 마지막 검토일: 2023-07-10

<n>F-Tile 이더넷 멀티레이트 인텔® FPGA IP 코어에서 PTP가 활성화되었을 때 o_p_tx_ptp_ready 주장하지 못하는 이유는 무엇입니까?</n>

환경

  • 인텔® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    인텔® Quartus® Prime Pro Edition 소프트웨어 버전 23.2의 문제로 인해 PTP 보조 프로파일이 포함된 25GE가 정의되지 않으면 F-Tile 이더넷 멀티레이트 인텔® FPGA IP 코어에서 PTP가 활성화되었을 때 o_p< n>_tx_ptp_ready 주장하지 못합니다.
    이 문제는 시뮬레이션과 하드웨어 구현 모두에 영향을 미칩니다.

    해결 방법

    이 문제를 해결하려면 F-Tile 이더넷 멀티레이트 인텔® FPGA IP 코어의 동적 재구성 그룹에 PTP 보조 프로파일이 포함된 25GE를 추가합니다.
    이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어의 향후 릴리스에서 해결될 예정입니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Agilex™ FPGAs 및 SoC FPGAs

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.