문서 ID: 000095791 콘텐츠 형태: 문제 해결 마지막 검토일: 2024-06-18

F-타일 HDMI FPGA IP 설계 예제를 컴파일할 때 Quartus® Prime Pro Edition 소프트웨어 버전 23.1에서 중요한 경고가 발생합니다.

환경

    인텔® Quartus® Prime Pro Edition
    HDMI*
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

Quartus® Prime Pro Edition 소프트웨어 버전 23.1의 문제로 인해 아래와 같이 F-타일 HDMI FPGA IP 설계 예제를 컴파일할 때 Quartus 타일 논리 생성(QTLG) 중요 경고가 표시됩니다.

중요 경고: 최상위 포트가 있는 블록 u_hdmi_rx_top|gxb_rx_inst|u_rx_phy_50|rx_phy_1p500g|dphy_hip_inst|persystem0.perxcvr0.fgt.rx_ux.x_bb_f_ux_rx가 fmc_rx_n0 fmc_rx_p0 다음 매개 변수를
설정하지 않았습니다. 중요 경고: 최상위 포트가 있는 블록 u_hdmi_rx_top|gxb_rx_inst|u_rx_phy_50|rx_phy_1p500g|dphy_hip_inst|persystem1.perxcvr0.fgt.rx_ux.x_bb_f_ux_rx fmc_ rx_n1 fmc_rx_p1 다음 매개 변수를 설정하지 않았습니다
해결 방법

이 문제에 대한 해결 방법은 없습니다.

추가 정보

이 문제는 Quartus® Prime Pro Edition 소프트웨어 버전 23.2부터 해결되었습니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

인텔® Agilex™ FPGAs 및 SoC FPGAs

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어서는 안 됩니다. 이 페이지의 영어 버전과 번역 사이에 모순이 있는 경우 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.