문서 ID: 000095817 콘텐츠 형태: 문제 해결 마지막 검토일: 2023-08-02

타이밍 분석기가 클럭 네트워크 뷰어에서 데이터 신호를 베이스 클럭으로 표시하는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    인텔® Quartus® Prime Pro Edition 소프트웨어 버전 23.2 이하의 문제로 인해 타이밍 분석기의 클럭 네트워크 뷰어가 특정 데이터 신호를 베이스 클럭으로 잘못 표시하는 것을 볼 수 있습니다.

    이 문제는 타이밍 분석기가 데이터와 클럭 포트 모두에 클럭 팬을 정의하는 SDC 제약 조건을 감지할 때 발생합니다. 이 동작은 관련 경로의 타이밍 분석에 영향을 주지 않는다는 점에 유의해야 합니다.

    이 문제는 인텔® Stratix® 10 장치에만 영향을 줍니다.

    해결 방법

    클럭 네트워크 뷰어에 보고된 대로 데이터 핀에서 발생하는 클럭은 무시해도 안전합니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Stratix® 10 FPGA 및 SoC FPGA

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.