문서 ID: 000095841 콘텐츠 형태: 문제 해결 마지막 검토일: 2023-10-31

인텔® Quartus® Prime Pro Edition 소프트웨어 버전 23.1을 사용할 때 Intel Agilex® 7 F-Tile PMA/FEC Direct PHY 인텔® FPGA IP 설계 예가 시뮬레이션되지 않는 이유는 무엇입니까?

환경

    인텔® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

인텔® Quartus® Prime Pro Edition 소프트웨어 버전 23.1의 문제로 인해 FHT PAM4 4 400G 4 PMA 레인 RSFEC 544/514 설계 예제를 생성하도록 구성된 Intel Agilex® 7 F-Tile PMA/FEC Direct PHY인텔® FPGA IP 시뮬레이션에 실패합니다.

해결 방법

인텔® Quartus® Prime Pro Edition 소프트웨어 버전 23.1에서 이 문제를 해결하려면 FHT 루프백 모드 선택 속성을 DISABLED에서 SERIAL_EXT_LOOPBACK 모드로 변경하고 IP를 다시 생성하십시오.

이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어 버전 23.2에서 해결되었습니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

인텔® Agilex™ FPGAs 및 SoC FPGAs

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.