설명
Quartus® Prime Pro Edition 소프트웨어 버전 23.2 이하의 문제로 인해 Agilex™ 7 장치에서 전력 분석기를 실행할 때 이 내부 오류가 발생할 수 있습니다. 이 오류는 Reset Release FPGA IP에 대한 부적절한 SDC(Synopsis Design Constraints) 설명으로 인해 발생합니다.
줄: 오류 메시지의 <번호>는 Quartus® Prime Pro Edition 소프트웨어 버전에 따라 다릅니다.
버전 22.4 이하를 사용하는 경우 Line: 201입니다.
버전 23.1 이상을 사용하는 경우 Line: 183입니다.
해결 방법
이 오류를 해결하려면 전원 분석기를 실행하기 전에 타이밍 분석기의 SDC 파일 목록에서 다음 SDC 파일을 제거합니다.
- reset_release/altera_s10_user_rst_clkgate_<번호>/synth/altera_s10_user_rst_clkgate_fm.sdc
파일 경로의 <number>는 Quartus® Prime Pro Edition 소프트웨어 버전에 따라 다릅니다.
타이밍 분석기에서 위의 SDC 파일을 제외하려면 다음 단계를 사용합니다
- 설정 창 열기
- 설정 창의 카테고리 패널에서 타이밍 분석기 를 선택합니다
- 프로젝트에 포함할 SDC 파일의 파일 목록에서 <프로젝트 디렉터리>/reset_release.ip의 상대 경로를 제거합니다.
이 문제는 Quartus® Prime Pro Edition 소프트웨어의 향후 버전에서 해결될 예정입니다.