문서 ID: 000095913 콘텐츠 형태: 문제 해결 마지막 검토일: 2023-08-08

클럭 컨트롤 인텔® FPGA IP를 사용할 때 내 디자인에서 시계가 실행되지 않는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    인텔® Quartus® Prime Pro Edition 소프트웨어 버전 22.2의 문제로 인해 클럭 컨트롤 인텔® FPGA IP에 대한 입력이 실행되지 않는 클럭이 표시될 수 있습니다. 이 문제는 클럭 제어 인텔® FPGA IP에서 클럭 사용 기능을 활성화하고 ena 포트를 낮게 구동할 때 발생합니다.

    이 문제는 인텔® Stratix® 10개 이상의 Intel Agilex® 7 장치를 대상으로 하는 설계에만 영향을 줍니다.

    해결 방법

    이 문제를 해결하려면 루트 수준으로 인텔® FPGA IP 시계 제어 "시계 사용 유형"을 설정하십시오.

    이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어 버전 22.3부터 해결되었습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 2 제품

    인텔® Stratix® 10 FPGA 및 SoC FPGA
    인텔® Agilex™ F-시리즈 FPGAs 및 SoC FPGAs

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.