문서 ID: 000095914 콘텐츠 형태: 정오표 마지막 검토일: 2023-08-02

고급 정확도 모드에서 이더넷 IEEE 1588 타임 오브 데이 클록 인텔® FPGA IP 사용할 때 2ns보다 높은 PPS 출력 정확도 오류가 표시되는 이유는 무엇입니까?

환경

    인텔® Quartus® Prime Pro Edition
    이더넷 IEEE 1588 타임 오브 데이 클럭 인텔® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

인텔® Quartus® Prime Pro Edition 소프트웨어 버전 21.3의 문제로 인해 IOPLL 스캔 클럭의 선택된 주파수가 주기 클럭 주파수의 1/2보다 클 pps_pulse_per_second 때 이더넷 IEEE 1588 타임 오브 데이 클럭 인텔® FPGA IP은 고급 정확도 모드의 출력에서 예상 2ns 정확도 오류보다 높은 정확도를 관찰할 수 있습니다. 100MHz 스캔 클럭의 경우 주기 클럭 주파수가 200MHz보다 낮으면 문제가 발생할 수 있습니다. 기본 정확도 모드는 이 문제의 영향을 받지 않습니다.

해결 방법

이 문제를 해결하려면 검색 클럭 주파수를 기간 클럭 주파수의 절반 이하로 지정합니다.

156.25MHz 주기 클럭의 경우 주파수가 78.125MHz 이하인 스캔 클럭을 선택합니다.

125MHz 주기 클럭의 경우 주파수가 62.5MHz 이하인 스캔 클럭을 선택합니다.

이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어의 향후 릴리스에서 수정될 예정입니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 2 제품

인텔® Agilex™ FPGAs 및 SoC FPGAs
인텔® Stratix® 10 FPGA 및 SoC FPGA

1

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.