Agilex™ 7 FPGA I-시리즈 트랜시버-SoC 개발 키트(4x F-Tile)를 대상으로 할 때 F-Tile 이더넷 하드 IP 설계 예가 프로그래밍되지 않는 이유는 무엇입니까?

Quartus® Prime Pro Edition 소프트웨어 버전 23.2의 문제로 인해 다음 개발 키트를 대상으로 할 때 F-Tile 이더넷 하드 IP 설계 예에 대한 장치 프로그래밍이 실패합니다.
DK-SI-AGI027FA (전력 솔루션 2: 전력 솔루션이 아님인텔® Enpirion®)
DK-SI-AGI027FC(전력 솔루션 2: 전력 솔루션이 아님인텔® Enpirion®)

이 문제를 해결하려면 디자인 예제 내에서 VID 설정을 변경하십시오. QSF 파일. 올바른 VID 설정은 Agilex™ 7 FPGA I-시리즈 트랜시버-SoC 개발 키트 사용 설명서의 Quartus® Prime QSF 파일에 있는 섹션 6.1 SmartVID 설정 추가 에서 얻을 수 있습니다. add-smartvid-settings-in-the-qsf-file.html

올바른 VID 설정은 다음과 같습니다.
set_global_assignment -name USE_PWRMGT_SCL SDM_IO0
set_global_assignment -name USE_PWRMGT_SDA SDM_IO12
set_global_assignment -name USE_CONF_DONE SDM_IO16
set_global_assignment -name VID_OPERATION_MODE "PMBUS MASTER"
set_global_assignment -name PWRMGT_BUS_SPEED_MODE "100 KHZ"
set_global_assignment -name PWRMGT_SLAVE_DEVICE_TYPE LTC3888
set_global_assignment -name NUMBER_OF_SLAVE_DEVICE 1
set_global_assignment -name PWRMGT_SLAVE_DEVICE0_ADDRESS 62
set_global_assignment -name PWRMGT_VOLTAGE_OUTPUT_FORMAT "LINEAR FORMAT"
set_global_assignment -name PWRMGT_LINEAR_FORMAT_N "-12"
set_global_assignment -name PWRMGT_TRANSLATED_VOLTAGE_VALUE_UNIT 볼트

QSF 파일에 다른 값을 가진 유사한 설정이 없는지 확인합니다.

이 문제는 Quartus® Prime Pro Edition 소프트웨어 버전 25.1에서 해결되었습니다.