- 인텔® Arria®10 GPIO 핸드북에서 "50ps 증분 지연"을 언급하는 문장은 정확한 값이 아닙니다. "Offset" 값과 "Maximum Delay" 사이의 관계를 설명하는 예일 뿐입니다. 사용자는 정확한 IOE 지연 값에 대해 데이터시트를 참조해야 합니다.
- 인텔® Arria® 10 장치 데이터시트의 표 89는 다양한 속도 등급의 최대 지연 값과 입력 및 출력 핀의 오프셋 값 범위를 보여줍니다. 그러나 표는 그들의 관계를 정확히 설명하지 않습니다.
인텔® Arria® 10: 코어 패브릭 및 범용 I/O 핸드북 5.5.3.3장. 프로그래밍 가능한 IOE 지연, "50ps 증분 지연"이라는 문장이 있습니다. 정확한 값은 아니지만 "Offset" 값과 "Maximum Delay" 간의 관계를 설명하는 예일 뿐입니다. 사용자는 정확한 IOE 지연 값에 대해 데이터시트를 참조해야 합니다.
인텔® Arria® 10 장치 데이터 시트 표 89에서. 인텔® Arria® 10 장치에 대한 IOE 프로그래밍 가능 지연, 속도 등급이 다른 장치에 대해 최대 IOE 지연이 다르다는 것을 알 수 있습니다. 출력 경로에 대한 출력 지연 체인 설정(IO_IN_DLY_CHN)을 0~15에서 조정할 수 있으며 이는 16분할 해상도를 의미합니다. 입력 경로의 경우 입력 지연 체인 설정(IO_OUT_DLY_CHN) 매개변수 범위는 0~63, 64 분할 해상도입니다.
문장을 아래와 같이 수식으로 단순화했습니다.
출력 핀의 경우 IO_OUT_DLY_CHN N으로 설정하면
출력 경로 증분 지연 = 최대 출력 지연 / 16
출력 지연 값 = 최대 출력 지연 / 16×(N + 1)
입력 핀의 경우 IO_IN_DLY_CHN N으로 설정하면
입력 경로 증분 지연 = 최대 출력 지연 / 64
출력 지연 값 = 최대 출력 지연 / 64 × (N + 1)
예를 들어, 저속 모델 -E3S 입력 지연은 0-6.035ns의 범위 내에서 6.035ns/64=0.0943ns의 스텝 크기로 설정할 수 있습니다.
그러나 IO 지연 체인은 PVT 보상이 되지 않는다는 점에 유의해야 합니다. 값은 프로세스, 전압 및 온도에 따라 변경됩니다.