Quartus® Prime Pro Edition 소프트웨어 버전 23.1의 문제로 인해, 변형이 F-타일의 200G 하드 IP를 사용하도록 F-타일에 물리적으로 배치된 경우 FGT 트랜시버에서 100G-4 PMA 다이렉트 모드로 구성된 경우 F-타일 PMA 및 FEC 다이렉트 PHY 다중 속도 FPGA IP 변형의 TX 측에서 비트 오류가 발생할 수 있습니다.
이 문제는 속도 또는 모드에 관계없이 100G-4 FEC 직접 변형 또는 기타 변형에서는 발생하지 않습니다.
100G-4 PMA 직접 변형이 F-타일의 200G 하드 IP를 사용하고 있는지 확인하려면 다음 단계를 수행하십시오.
- ) <project_name>.tlg.rpt를 엽니다 .
- ) 전송 채널을 찾아 타일의 200G 하드 IP에 배치되었는지 확인합니다.
예를 들어:
-- BB_F_EHIP_TX dut|directphy_f_dr_0|U_sec_profile29|sec_profile_29|dphy_hip_inst|persystem[0].perehip_tx[0].tx_ehip.x_bb_f_ehip_tx
--위치; z1577b_x393_y166_n0.ehip200g_st_x1_6_tx
이 문제를 해결하려면 IP의 "reconfig_pdp" 버스에서 다음 읽기 및 쓰기를 수행하십시오.
- ) 100G 변형의 모든 (4) 채널에 대한 레지스터 0x6000 읽기
- ) 레지스터의 비트 [6:3]을 4'b0010에 씁니다. 레지스터의 나머지 비트는 변경하지 않고 그대로 둡니다
예를 들어, 레지스터 0x6000가 다시 읽0x00380080 경우 아래와 같이 이 레지스터0x00380090 값으로 씁니다
% reg_write 0x06000 0x00380090
% reg_write 0x16000 0x00380090
% reg_write 0x26000 0x00380090
% reg_write 0x36000 0x00380090
이 문제는 Quartus® Prime Pro Edition 소프트웨어의 향후 릴리스에서 해결될 예정입니다.