문서 ID: 000096562 콘텐츠 형태: 오류 메시지 마지막 검토일: 2024-01-10

보정 실패와 함께 인텔® Quartus® Prime Pro Edition 소프트웨어 버전 23.2에서 Intel Agilex® 7 FPGA LPDDR5 오류가 발생하는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime 디자인 소프트웨어
  • 인텔® FPGA 프로그래밍 소프트웨어
  • 외부 메모리 인터페이스 인텔® Stratix® 20 FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    이 문제를 해결하려면 미해결 오류가 있는 경우에도 실제로 "구성 저장"을 선택할 수 있으므로 자동 계산된 값에서 읽기 대기 시간을 9주기에서 10주기로 변경할 때 Intel Agilex® 7 LPDDR5 메모리 장치 IP의 오류를 무시하거나 쓰기 대기 시간을 8에서 9로 늘립니다.

    해결 방법

    이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어 버전 23.3부터 해결됩니다. 사용자는 기본 읽기/쓰기 지연 시간을 사용하여 WDBI가 올바르게 활성화된 디자인을 생성할 수 있습니다.
    그러나 사용자는 JEDEC 테이블에 있는 것 이상의 사용자 지정 읽기/쓰기 대기 시간을 사용할 수 없습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Agilex™ FPGAs 및 SoC FPGAs

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.