설명
설계 파티션과 SystemVerilog 인터페이스를 사용하는 설계를 컴파일할 때 인텔® Quartus® Prime Pro Edition 소프트웨어에서 이 오류가 발생할 수 있습니다.
이 문제는 다음과 같은 경우에 발생합니다
- 디자인 파티션 모듈은 SystemVerilog 인터페이스의 내부 멤버에 직접 액세스합니다
- SystemVerilog 인터페이스는 디자인 파티션 외부에서 인스턴스화됩니다
- SystemVerilog 인터페이스는 파티션 경계를 넘어 해당 액세스의 방향성을 정의하기 위해 modport를 사용하지 않습니다
modport를 통해 인터페이스 내의 모든 포트 방향을 지정하지 않고 SystemVerilog 인터페이스를 사용하는 모듈 경계에 디자인 파티션을 구현하는 것은 지원되지 않습니다.
해결 방법
이 오류를 방지하려면 modport 구문을 사용하여 파티션 경계를 넘어 인터페이스 내의 모든 신호 방향을 명시적으로 정의하십시오.