설명
Agilex™ 7 FPGA I-시리즈 트랜시버-SoC 개발 키트의 클록 컨트롤러 GUI의 문제로 인해 칩 Si5332의 OUT1 클록 주파수를 구성해야 할 때 F-tile Serial Lite IV IP 설계 예가 실패합니다. 이 Si5332 GUI에 문제가 있기 때문입니다. OUT1 주파수를 정확하게 구성할 수 없습니다.
Agilex™ 7 FPGA I-시리즈 트랜시버-SoC 개발 키트를 사용하고, 설계에서 Si5332 OUT1 클록을 사용하며, 기본 주파수인 166.66MHz를 변경해야 하는 경우 모든 Agilex™ 7 F-tile IP 설계에서 유사한 오류가 나타날 수 있습니다.
해결 방법
이 문제를 해결하려면 "설정" 버튼을 사용하여 Si5332 OUT1 주파수를 직접 설정하지 않아야 합니다. Si5332 OUT1 클록 주파수를 정확하게 설정하려면 "가져오기" 버튼을 사용해야 합니다.
ClockBuilder Pro 소프트웨어는 TXT 파일의 가져오기 기능을 내보낼 수 있습니다. 샘플 si5332 프로젝트 와 si5332-project.txt 파일이 참조용으로 첨부되어 있습니다.
이 문제는 Quartus® Prime Pro Edition 소프트웨어의 향후 릴리스에서 해결될 예정입니다.