문서 ID: 000096971 콘텐츠 형태: 문제 해결 마지막 검토일: 2024-05-06

PCI Express용 다중 채널 DMA FPGA IP를 사용할 때 호스트가 다른 채널에서 예기치 않은 데이터 패킷을 수신하는 이유는 무엇입니까?

환경

    인텔® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

Quartus® Prime Pro Edition 소프트웨어 버전 22.4의 문제로 인해 PCI Express용 다중 채널 DMA FPGA IP를 사용할 때 호스트가 예기치 않은 채널에서 D2H 패킷을 수신할 수 있습니다.

이 문제는 PF(물리 함수) 수가 이전 설정보다 작은 값으로 변경된 경우에 발생합니다. 매개변수 'pf<i>_num_dma_chan_pf_hwtcl' 및 'pf<i>_num_dma_chan_per_vf_hwtcl' 는 IP GUI에서 할당되지 않은 PF에 대해 자동으로 지워지지 않습니다.

해결 방법

이 문제를 해결하려면 GUI에서 '총 물리적 기능 번호'를 더 작은 값으로 변경하기 전에 할당되지 않은 PF에 대해 'PF<i>에 할당된 DMA 채널 수' 및 'PF<i>의 각 VF에 할당된 DMA 채널 수'를 수동으로 0으로 설정해야 합니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

인텔® Stratix® 10 FPGA 및 SoC FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.