문서 ID: 000096992 콘텐츠 형태: 문제 해결 마지막 검토일: 2025-01-09

F-Tile 25G 이더넷 Altera® IP의 RX MAC에서 FCS 오류를 보고하는 이유는 무엇입니까?

환경

    인텔® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT

중요 문제

설명

Quartus® Prime Pro Edition 소프트웨어 버전 23.2의 문제로 인해 F-Tile 25G 이더넷 Altera® IP의 RX MAC에서 임의의 FCS 오류가 발생할 수 있습니다.

이 문제는 다음과 같은 원인으로 인해 발생합니다.

  1. F-타일 25G 이더넷 IP의 RX MAC 서브 모듈에 사용된 클럭("o_clk_rec_div64")을 복구했습니다.
  2. MAC 및 PCS 서브 모듈 인터페이스를 연결하는 Tx/Rx FIFO의 언더플로 상태로 인해.
  3. Tx/Rx로 인해 FIFO는 "o_tx_lanes_stable" 및 "rx_pcs_ready" 이전에 재설정되지 않습니다.
  4. 25G+RSFEC 구성에서는 AM 유효 사이클을 처리할 로직이 없기 때문입니다.

해결 방법

Quartus® Prime Pro Edition 소프트웨어 버전 23.2 및 24.2에서 이 문제를 해결하기 위한 패치를 사용할 수 있습니다.
아래의 해당 링크에서 버전 23.2용 0.54용 패치 또는 버전 24.2용 0.12용 패치를 다운로드하여 설치하십시오.

Quartus® Prime Pro Edition 소프트웨어 버전 23.2의 경우

Quartus® Prime Pro Edition 소프트웨어 버전 24.2의 경우

이 문제는 Quartus® Prime Pro Edition 소프트웨어 버전 24.3부터 해결됩니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

인텔® Agilex™ F-시리즈 FPGAs 및 SoC FPGAs

1

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.