MATLAB*과 RTL 시뮬레이션 모델 간에 5G Polar FPGA IP 출력 결과가 일치하지 않는 이유는 무엇입니까?

5G Polar FPGA IP 버전 2.0.0을 사용할 때 입력 데이터와 파라미터 데이터 및 인코더 출력 데이터의 형식 지정 문제로 인해 MATLAB*과 RTL 시뮬레이션 모델 간의 5G Polar FPGA IP 출력 결과가 일치하지 않는 것을 확인할 수 있습니다.

이 문제를 해결하려면 아래에 자세히 설명된 단계를 수행하십시오.

1. 사용자 안내서 polar5g_codec_tb(4,2,4,1) 의 Matlab* 예제를 사용하여 Matlab*을 실행합니다.
2. Matlab*은 <Design Example Directory>/Matlab/ 폴더에 polar5g_enc_in.txt, polar5g_enc_out.txt 및 polar5g_codec_param.txt 파일을 생성합니다.
3. 아래와 같이 각 파일의 첫 번째 행에 0을 추가하여 이 3개의 파일을 수정합니다.

예를 들어:

다음은 생성된 polar5g_enc_in.txt 입니다.

1 1 1 1 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0
1 0 0 1 1 1 1 1 1 0 1 0

수정된 polar5g_enc_in.txt

0
1 1 1 1 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0
1 0 0 1 1 1 1 1 1 0 1 0

4. 수정된 3개의 파일을 복사하여 <Design Example Directory>/test_data 폴더에 붙여넣습니다.
5. 기본 시뮬레이션은 300프레임을 실행합니다. 따라서 polar5g_enc_tb.sv의 frm_lmt 변수를 <Design Example Directory>/src 폴더에서 1프레임으로 수정합니다.
6. RTL 시뮬레이션을 실행합니다.
7. 이제 Matlab* 인코더 출력이 RTL 출력과 일치합니다.

#NOTE: 각 파일의 첫 번째 행에 있는 0 위치가 MATLAB*에서 사용하는 위치와 동일하지 않기 때문에 시뮬레이션에서 실패를 보고합니다. 후속 64비트 패턴은 동일합니다. polar5g_enc_out.txt 파일에서 수동으로 확인할 수 있습니다.

이 문제는 5G Polar FPGA IP 버전 24.1 릴리스부터 해결됩니다.