문서 ID: 000097180 콘텐츠 형태: 오류 메시지 마지막 검토일: 2024-01-10

인텔® Quartus® Prime Pro Edition 소프트웨어 버전 23.3에서 2랭크의 DIMM에서 Intel Agilex® 7 FPGA식 2 DDR4 IP를 활성화할 때 더 적합한 오류가 발생하는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime 디자인 소프트웨어
  • 외부 메모리 인터페이스 인텔® Stratix® 20 FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    Intel Agilex® 7 FPGA Prime Pro Edition 소프트웨어 버전 23.3에서 2개의 랭크가 있는 DIM인텔® Quartus®M에서 방식 2 DDR4 IP를 활성화하려면 CK 클럭이 필요합니다
    "랭크가 하나의 메모리 인터페이스 클럭을 공유하도록 강제" = True
    "Alert_N 핀 배치" = AC2의 Alert_N
    "DDR4의 최소 AC 레인 수" = 3

    해결 방법

    이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어 버전 23.4부터 해결되었습니다

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.