문서 ID: 000097415 콘텐츠 형태: 오류 메시지 마지막 검토일: 2025-05-14

Agilex™ 7 FPGA M-시리즈 EMIF IP를 컴파일할 때 EMIF 핀에 제한이 없는 입력/출력 포트가 표시되는 이유는 무엇입니까?

환경

    인텔® Quartus® Prime Pro Edition
    외부 메모리 인터페이스 인텔® Stratix® 20 FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

Agilex™ 7 FPGA M-시리즈 EMIF IP를 컴파일할 때 EMIF 핀에 제한이 없는 입력/출력 포트가 표시될 수 있습니다.

해결 방법

이러한 제한되지 않은 경고는 무시해도 됩니다. 이러한 핀의 지연 값은 EMIF 펌웨어에 의해 런타임에 보정되며 해당 핀에는 타이밍 분석에 값이 없습니다.

이 문제는 Quartus® Prime Pro Edition 소프트웨어의 향후 릴리스에서 해결될 예정입니다.

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.