Quartus® Prime Pro Edition 소프트웨어 버전 23.2의 문제로 인해 100G, 50G 또는 25G PTP 및 비 PTP 포트가 혼합된 설계로 인해 이더넷 하위 시스템 FPGA IP가 해당 subsystem_cold_rst_n 재설정 신호를 어설션한 후 subsystem_cold_rst_ack_n 신호를 어설션하지 못할 수 있습니다.
디자인이 이 문제의 영향을 받는지 확인하려면 Agilex™ 7 F-타일 골절에 대한 다음 지도를 고려하십시오.
이 문제의 영향을 받는 PTP 및 비 PTP 포트의 혼합은 다음과 같습니다.
사례 – 1
100G_0 골절이 PTP가 아닌 것으로 구성되고 100G_1 골절 또는 아래 골절 중 하나100G_1빨간색으로 강조 표시됨)가 PTP 사용으로 구성된 경우 장애가 관찰됩니다.
사례 – 2
50G_0 골절이 PTP가 비활성화되지 않은 것으로 구성되고 50G_1 또는 50G_2 또는 50G_3 골절 또는 그 아래 골절 중 하나(빨간색으로 강조 표시됨)가 PTP를 활성화한 상태로 구성되면 장애가 관찰됩니다.
사례-3
50G_1 골절이 PTP가 아닌 것으로 구성되고 50G_2 또는 50G_3 골절 또는 그 아래의 골절 중 하나 또는 25G_0 또는 25G_1 골절(빨간색으로 강조 표시됨)이 PTP를 사용하도록 구성된 경우(F-타일의 파쇄성 요구 사항을 충족하는 경우) 실패가 관찰됩니다.
사례-4
50G_2 골절이 비 PTP 및 50G_3 골절로 구성되거나 그 아래의 골절 중 하나 또는 25G_0, 25G_1, 25G_2 또는 25G_3 골절(빨간색으로 강조 표시됨)이 PTP가 활성화된 상태로 구성되면 장애가 관찰됩니다.
사례-5
100G_1 골절이 비 PTP로 구성되고 50G_0 또는 50G_1 골절 또는 그 아래 골절 중 하나(빨간색으로 강조 표시됨)가 PTP가 활성화된 상태로 구성되면 장애가 관찰됩니다.
사례-6
50G_3 골절이 비 PTP로 구성되고 PTP가 활성화된 상태에서 25G_0, 25G_1, 25G_2, 25G_3, 25G_4 또는 25G_5 골절(빨간색으로 강조 표시됨)이 구성되면 장애가 관찰됩니다.
사례-7
100G_2 골절이 PTP가 아닌 것으로 구성되고 100G_3 골절 또는 아래 골절100G_3빨간색으로 강조 표시됨) 중 하나가 PTP가 활성화된 상태로 구성되면 장애가 관찰됩니다.
사례–8
50G_4 골절이 비 PTP로 구성되고 50G_5, 50G_6 또는 50G_7 골절 또는 그 아래 골절 중 하나(빨간색으로 강조 표시됨)가 PTP가 활성화된 상태로 구성되면 장애가 관찰됩니다.
사례-9
50G_5 골절이 PTP가 아닌 것으로 구성되고 50G_6 또는 50G_7 골절 또는 그 아래의 골절 중 하나 또는 25G_8 또는 25G_9 골절(빨간색으로 강조 표시됨)이 PTP가 활성화된 상태로 구성되면 장애가 관찰됩니다.
사례-10
100G_3 골절이 PTP가 아닌 것으로 구성되고 50G_4 또는 50G_1 골절 또는 그 아래 골절 중 하나(빨간색으로 강조 표시됨)가 PTP가 활성화된 상태로 구성되면 장애가 관찰됩니다.
사례-11
50G_6 골절이 비 PTP로 구성된 경우, 50G_7 골절 또는 그 아래의 골절 중 하나 또는 25G_8, 25G_9, 25G_10 또는 25G_11 골절(빨간색으로 강조 표시됨)이 PTP가 활성화된 상태로 구성되면 오류가 관찰됩니다.
사례-12
50G_7 골절이 비 PTP로 구성되고 PTP가 활성화된 상태에서 25G_8, 25G_9, 25G_10, 25G_11, 25G_12 또는 25G_13 골절(빨간색으로 강조 표시됨)이 구성되면 장애가 관찰됩니다.
Quartus® Prime Pro Edition 소프트웨어 버전 23.2에서 이 문제를 해결하려면 AXI-Lite CSR 버스에서 읽기-수정-쓰기 레지스터 액세스를 수행하여 다음 표에 따라 F-Tile 이더넷 FPGA 하드 IP 내의 특정 레지스터에 대해 데이터 비트[9:7]에 3'b000을 씁니다.
이 문제는 Quartus® Prime Pro Edition 소프트웨어 버전 24.1에서 해결되었습니다.