문서 ID: 000097551 콘텐츠 형태: 문제 해결 마지막 검토일: 2023-12-11

Intel Agilex® 7 R-Tile Compute Express Link*(CXL) 1.1/2.0 FPGA IP의 SOF 이미지로 인해 링크 교육 오류가 발생하는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • OS Independent family

    BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    Archer City 플랫폼(Sapphire Rapids 기반 CPU 플랫폼)의 문제로 인해 Intel Agilex® 7 R-Tile Compute Express Link*(CXL) 1.1/2.0 FPGA IP의 SOF 이미지를 프로그래밍할 때 링크 교육 실패가 발생할 수 있습니다.

    해결 방법

    이 문제는 플랫폼 문제이므로 인텔® Quartus® Prime Editon 소프트웨어의 향후 릴리스에서 수정되지 않을 예정입니다.

    이 문제를 해결하려면 시스템을 다시 부팅할 때 PERST를 어설션하도록 플랫폼의 BMC변경하십시오.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Agilex™ I-시리즈 FPGAs 및 SoC FPGAs

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.