문서 ID: 000097552 콘텐츠 형태: 문제 해결 마지막 검토일: 2023-12-11

주소 변환 전에 Intel Agilex® 7 R-Tile Compute Express Link*(CXL) 1.1/2.0 FPGA IP가 HDM 기본 주소를 제거하지 않는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition

    • OS Independent family

    BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    인텔® Quartus® Prime Pro Edition 소프트웨어 버전 23.3 및 이전 버전의 문제로 인해 Intel Agilex® 7 R-Tile Compute Express Link*(CXL) 1.1/2.0 FPGA IP가 HDM 기본 주소를 제거하지 않아 사용자 로직에서 예기치 않게 변환된 주소가 발생합니다.

    예를 들어:
    1. HDM 기본 주소 = 0x4f414c000000이고 오프셋 = 0인 트랜잭션이므로 전체 주소는 0x4f414c000000 + 0 = 0x4f414c000000이어야 합니다.

    2. Intel Agilex® 7 R-Tile Compute Express Link*(CXL) 1.1/2.0 FPGA IPCXL IP는 변환된 주소[51:6] = 0x13d0_5300_0000인 사용자 로직으로 출력됩니다.

    3. 이 변환된 주소는 대상 메모리 주소 0으로 라우팅되지 않아 예기치 않은 동작이 발생합니다.

    해결 방법

    이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어의 향후 릴리스에서 수정될 예정입니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Agilex™ I-시리즈 FPGAs 및 SoC FPGAs

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.