문서 ID: 000097609 콘텐츠 형태: 문제 해결 마지막 검토일: 2023-12-11

F-Tile 이더넷 다중 속도 인텔® FPGA IP에 자동 협상 및 링크 교육이 모두 활성화된 경우 동적 재구성 프로젝트에서 중요한 경고가 생성되는 이유는 무엇입니까?

환경

    인텔® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

인텔® Quartus® Prime Pro Edition 소프트웨어 버전 23.4의 문제로 인해 ANLT가 활성화된 F-Tile 이더넷 다중 속도 인텔® FPGA IP 포함된 동적 재구성 프로젝트는 위험 경고를 생성합니다.

이러한 경고는 다음과 같은 형식입니다.
중요 경고(22976): 동적 재구성 컨트롤러 IP 사양이 IP 또는 IP {loop_dut[0].u0|eth_f_dr_0|U_base_profile|eth_f_0, loop_dut[0].u0|eth_f_dr_0|U_sec_profile1|sec_profile_1}입니다. IP_COLOCATE 할당을 사용하여 동적 재구성 컨트롤러 IP를 지정합니다.

해결 방법

이 문제를 해결하려면 F-Tile 이더넷 다중 속도 인텔® FPGA IP 인스턴스의 기본 및 각 보조 프로필에 대한 IP_COLOCATE 할당을 프로젝트의 QSF 파일에 추가합니다. 이러한 할당의 예는 다음과 같습니다.

set_instance_assignment -name IP_COLOCATE F_TILE -from dr_dut|dr_f_0 -to IP_INST[0].hw_ip_top|dut|eth_f_dr_0|U_base_profile|eth_f_0 -entity eth_f_hw
set_instance_assignment -name IP_COLOCATE F_TILE -from dr_dut|dr_f_0 -to IP_INST[0].hw_ip_top|dut|eth_f_dr_0|U_sec_profile*|sec_profile_* -entity eth_f_hw

여기서 *는 보조 프로파일의 번호를 나타냅니다.


이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어의 향후 릴리스에서 수정될 예정입니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

인텔® Agilex™ FPGAs 및 SoC FPGAs

1

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어서는 안 됩니다. 이 페이지의 영어 버전과 번역 사이에 모순이 있는 경우 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.