AN/LT가 활성화된 400GE-4 FHT Base Variant의 F-Tile Dynamic Reconfiguration Design Example이 하드웨어에서 제대로 작동하지 않는 이유는 무엇입니까?

Quartus® Prime Pro Edition 소프트웨어 버전 23.4의 문제로 인해 AN/LT가 활성화된 400GE-4 FHT 기본 변형의 F-타일 동적 재구성 설계 예가 하드웨어에서 올바르게 작동하지 않습니다.

특히 tcl 스크립트를 실행하여 디자인 예제를 실행한 후 다음 메시지를 표시하는 동안 시스템 콘솔이 중단됩니다.

포트 16 CSR 레지스터를 성공적으로 읽었습니다. 오프셋 = 0x142c0, 데이터 = 0x2006
ETHERNET ANLT 채널 16 레지스터 anlt_seqcfg_csr4, 오프셋 = 0x2c0, 데이터 = 0x2006를 성공적으로 읽었습니다.
포트 16 CSR 레지스터를 성공적으로 읽었습니다. 오프셋 = 0x240, 데이터 = 0x0
정보: port_state 값 = 0x00000000
포트 16 CSR 레지스터를 성공적으로 읽었습니다. 오프셋 = 0x240, 데이터 = 0x0
정보: port_state 값 = 0x00000000
포트 16 CSR 레지스터를 성공적으로 읽었습니다. 오프셋 = 0x240, 데이터 = 0x0
정보: port_state 값 = 0x00000000
포트 16 CSR 레지스터를 성공적으로 읽었습니다. 오프셋 = 0x240, 데이터 = 0x0
정보: port_state 값 = 0x00000000

Quartus® Prime Pro Edition 소프트웨어 버전 23.4에서 이 문제를 해결하려면 다음 단계를 수행하십시오.

1. 디렉터리로 변경합니다<디자인 예제 프로젝트 디렉터리>/hardware_test_design/hwtest_f/eth_f_dr
2. 적절한 텍스트 편집기에서 ftile_eth_anlt_cfgcsr_inc.tcl 파일을 엽니 다.
3. 다음 코드 조각을 찾습니다.

proc get_reset_port_state_status_0 {ch} {

"\tINFO: 채널 $ch: 포트 상태 확인 중..."

시간 초과 10 설정

세트 I 0

동안 {1} {

{$ch > 0xf} {

rdata0 설정 [reg_read [expr 0x200 + [expr $ch * 0x4]]]

} 다른 {

rdata0 설정 [reg_read [expr 0xc0 + [expr $ch * 0x4]]]

}

$::fileid "\t\tINFO: port_state 값 = $rdata 0"을 넣습니다.

port_state_value 설정 [expr ($rdata 0 >> 29) & 0x1]

if {($port_state_value == 1 ) || $i >= $timeout } break

incr i

}

{$port_state_value == 1} {

"\tINFO: port_state 신호가 높습니다"를 입력합니다.

} 다른 {

"\tERROR: 포트 상태가 높지 않음"을 입력합니다.

}

}

4. 다음 줄을 변경합니다

보낸 사람:

rdata0 설정 [reg_read [expr 0x200 + [expr $ch * 0x4]]]

받는 사람:

set rdata0 [reg_read [expr 0x200 + [expr [expr 0x0f & $ch] * 0x4]]]

5. 파일 저장
6. 시스템 콘솔에서 수정된 스크립트 파일을 사용하여 하드웨어에서 설계 예제 실행

이 문제는 Quartus® Prime Pro Edition 소프트웨어 버전 24.1부터 해결되었습니다.