설명
Intel Agilex® 7 F-타일 장치 참조 클록에는 사용자가 따라야 하는 특별한 요구 사항이 있습니다. 그렇지 않으면 설계가 비정상적으로 작동하고 트랜시버의 성능이 저하될 수 있습니다.
FHT 참조 클럭:
- 디바이스 구성 시 FHT PMA에 안정적이고 실행 중인 참조 클럭을 제공해야 합니다 . 그렇지 않으면 FHT PMA 레인 성능이 저하됩니다.
- FHT 참조 클럭이 가동되면 장치의 전원이 켜지는 동안 안정적이어야 하며 활성 상태를 유지 해야 합니다 . 그렇지 않으면 FHT PMA 레인 성능이 저하되므로 설계가 정상적으로 작동하도록 디바이스를 재구성해야 합니다.
- FHT 참조 클럭 안정 정의는 Intel Agilex® 7 FPGAs 및 SoC 장치 데이터 시트에 명시되어 있습니다.
FGT 참조 클럭:
- Refclk #i F-Tile Reference 및 System PLL Clocks의 장치 구성 매개변수에서 사용할 수 있는지 확인하면 인텔 FPGA IP
- 기기 구성 시 FGT에 안정적이고 실행 중인 참조 클럭을 제공해야 합니다 . 그렇지 않으면 FGT PMA 레인 성능이 저하됩니다.
- FGT 참조 클럭이 작동되면 장치의 전원이 켜져 있는 동안 안정적이고 활성 상태를 유지 해야 합니다 . 그렇지 않으면 FGT PMA 레인 성능이 저하됩니다.
- Refclk #i is available at and after the device configuration parameter in the F-Tile Reference and System PLL Clocks 의 선택을 취소하면 인텔 FPGA IP
- 장치 구성 후 FGT에 안정적이고 실행 중인 참조 클럭을 제공할 수 있습니다.
- FGT 참조 클럭이 작동된 후에는 비활성 상태일 수 있습니다.
- FGT 참조 클럭 안정 정의는 Intel Agilex 7 FPGAs 및 SoC 장치 데이터 시트에 명시되어 있습니다.
시스템 PLL 참조 클럭:
- F-타일 참조 및 시스템 PLL 클럭의 장치 구성 매개변수에서 Refclk #i 사용할 수 있는지 확인하면 인텔 FPGA IP
- 장치 구성 시 시스템 PLL에 안정적이고 실행 중인 참조 클럭을 제공해야 합니다. 그렇지 않으면 시스템 PLL이 잠기지 않으며 장치가 정상적으로 작동하도록 장치를 재구성해야 합니다.
- 시스템 PLL 참조 클럭이 작동되면 장치의 전원이 켜져 있는 동안 안정적이어야 하며 활성 상태를 유지해야 합니다. 그렇지 않으면 장치가 정상적으로 작동하도록 장치를 재구성해야 합니다.
- F-Tile Reference 및 System PLL Clocks의 device 구성 매개변수에서 Refclk #i is available at and after the device configuration parameter in the F-Tile Reference and System PLL Clocks (F-타일 참조 및 시스템 PLL 클럭)의 Refclk 사용 가능 여부를 선택 취소하면 인텔 FPGA IP
- 장치 구성 후 시스템 PLL에 안정적이고 실행 중인 참조 클럭을 제공할 수 있습니다.
- 시스템 PLL 참조 클럭이 작동되면 장치의 전원이 켜져 있는 동안 안정적이어야 하며 활성 상태를 유지해야 합니다. 그렇지 않으면 장치가 정상적으로 작동하도록 장치를 재구성해야 합니다.
- 시스템 PLL 참조 클럭 안정 정의
- Intel Agilex® 7 FPGAs 및 SoC 장치 데이터 시트에 지정된 F-Tile FGT 참조 클럭 입력 사양을 준수해야 합니다.
- 기준 클럭 최대 주기 지터는 +/-2.5% 미만 이어야 합니다 .
자세한 내용은 F-Tile 아키텍처 및 PMA 및 FEC Direct PHY IP 사용 설명서를 참조하십시오.
해결 방법
사용자는 예외 없이 앞서 언급한 요구 사항을 준수해야 합니다.