설명
E-Tile 하드 IP 사용 설명서: 이더넷 및 E-Tile CPRI PHY 인텔 FPGA IP용 E-Tile 하드 IP(UG-20160)의 문제로 인해 레지스터en_pfc_port 준비 전용으로 잘못 정의되었습니다. 실제로 TX PAUSE 또는 TX PFC를 활성화하기 위한 읽기-쓰기 레지스터입니다.
해결 방법
이 문제는 현재 UG-20160의 향후 릴리스에서 수정될 예정입니다.