문서 ID: 000097667 콘텐츠 형태: 문제 해결 마지막 검토일: 2025-06-25

Agilex™ 7 FPGA 장치의 U-Boot/Linux에서 HPS의 FPGA 구성이 실패하는 것을 가끔 볼 수 있는 이유는 무엇입니까?

환경

    인텔® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT

중요 문제

설명

Quartus® Prime Pro Edition 소프트웨어의 알려진 문제로 인해 HPS IO 뱅크 또는 HPS EMIF IO 뱅크의 IO 할당이 업데이트되면 1단계 비트스트림의 HPS IO 해시가 변경될 수 있습니다. 이로 인해 U-Boot/Linux에서 로드하는 데 사용되는 Phase 2 비트스트림이 Phase 1 비트스트림과 호환되지 않아 HPS에서 구성하는 동안 오류가 발생할 수 FPGA.

해결 방법

Altera는 원치 않는 1단계 및 2단계 비트스트림 비호환성을 방지하기 위해 HPS IO 및 HPS EMIF IO를 잠글 것을 권장합니다. 이 문제는 Quartus® Prime Pro Edition 소프트웨어의 향후 릴리스에서 수정될 예정입니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

인텔® Agilex™ FPGAs 및 SoC FPGAs

1

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.