문서 ID: 000097682 콘텐츠 형태: 문제 해결 마지막 검토일: 2023-12-14

<n>Enable Preamble Passthrough 매개변수가 선택되었을 때 이더넷 서브시스템 인텔® FPGA IP 포트의 40GbE 및 50GbE Intel Agilex® 7 F-Tile 변형 시뮬레이션에서 p_ss_app_st_tx_ready 신호가 X로 이동하는</n> 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    인텔® Quartus® Prime Pro Edition 소프트웨어 버전 23.4의 문제로 인해 이더넷 하위 시스템 인텔® FPGA IP의 Intel Agilex® 7 F-타일 변형에서 프리앰블 패스스루 활성화 매개변수가 선택된 경우 p<n>_ss_app_st_tx_ready 신호는 40GbE 또는 50GbE 포트 시뮬레이션에서 X(정의되지 않음)로 이동합니다.

    해결 방법

    시뮬레이션에서 이 문제를 해결하려면 40GbE 또는 50GbE 포트에 대해 Enable Preamble Passthrough 매개변수를 선택하지 마십시오.
    이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어의 향후 릴리스에서 수정될 예정입니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Agilex™ FPGAs 및 SoC FPGAs

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.