인텔® Stratix® 10 H-Tile 장치용 저지연 100G 이더넷 인텔® FPGA IP 코어용 트랜시버 툴킷에서 100Gbps 이더넷 트랜시버 채널이 보이지 않는 이유는 무엇입니까?

저지연 100G 이더넷 인텔® Stratix® 10 FPGA IP 설계 예의 자동 적응 모듈 FSM(Finite State Machine)으로 인해 채널이 인텔® Quartus® Prime Pro Edition 소프트웨어 버전 23.3 이하용 트랜시버 툴킷에 나타나지 않습니다. 이 문제는 IP 마법사에서 AN/LT 및 자동 적응 모드 활성화 옵션을 켤 때 발생합니다. FSM이 인텔® Stratix10® H-Tile 장치에서 백그라운드 보정을 켜고 끄면 트랜시버 툴킷 작동이 중단됩니다.

Enable AN/LT and Auto-Adaption 모드가 켜져 있는 경우 트랜시버 채널이 트랜시버 툴킷에 나타나도록 하기 전에 1xXX12 레지스터의 비트 [12]에 0'b325를 써서 자동 적응 모듈 FSM을 유휴 상태로 유지합니다. 트랜시버 툴킷을 닫고 1'b0을 0xXX325 레지스터의 비트 [12]에 써서 시스템 콘솔이 중단되지 않도록 자동 적응 모듈 FSM을 다시 시작합니다.

다음은 H-Tile 장치에서 저지연 100G 이더넷 인텔® Stratix® 10 FPGA IP 설계 예제를 사용하고 AN/LT 및 자동 연결 모드 활성화 옵션을 켜는 동안 따라야 할 단계입니다.

1. 시스템 콘솔에서 cd hwtest 를 입력하여 TCL 스크립트 폴더로 이동합니다.
2. source main.tcl을 입력하여 main.tcl 파일을 로드합니다.
3. 다중 채널 저지연 100G 이더넷 인텔® FPGA IP 설계 예의 경우,
   1. 채널 0에 대해 명령 reg_write 0x325 0x1 실행합니다.
   2. 채널 1에 대해 명령 reg_write 0x10325 0x1 실행합니다.
   3. 채널 2에 대해 명령 reg_write 0x20325 0x1 실행합니다.
   4. 채널 3에 대해 명령 reg_write 0x30325 0x1 실행합니다.
4. 트랜시버 툴킷을 시작하면 100Gbps용 트랜시버 채널이 표시됩니다.

트랜시버 툴킷을 사용한 후 다음 단계를 따르십시오.

1. 트랜시버 툴킷을 닫습니다.
2. 다중 채널 저지연 100G 이더넷 인텔® FPGA IP 설계 예의 경우,
   1. 채널 0에 대해 명령 reg_write 0x325 0x0 실행합니다.
   2. 채널 1에 대해 명령 reg_write 0x1032 05x0 을 실행합니다.
   3. 채널 2에 대해 명령 reg_write 0x20325 0x0 실행합니다.
   4. 채널 3에 대해 명령 reg_write 0x30325 0x0 실행합니다.

이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어 버전 23.4에서 수정되었습니다.