문서 ID: 000098136 콘텐츠 형태: 문제 해결 마지막 검토일: 2024-03-05

인텔® Agilex® 7 F-Tile 장치에서 단일 F-Tile PMA/FEC Direct PHY 인텔® FPGA IP 사용하여 64비트 PMA 폭의 FGT PAM4 레인을 8개 이상 장착할 수 없는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    인텔® Quartus® Prime Pro Edition 소프트웨어 v23.4의 문제로 인해 8개 이상의 FGT PMA 레인으로 인텔® Agilex® 7 F-tile PMA/FEC Direct PHY 인텔® FPGA IP 구성할 때 IP 매개변수 편집기에 오류 메시지 대신 경고 메시지가 표시됩니다. 설계가 인텔® Quartus® Prime Pro Edition 소프트웨어, 설계 분석 단계를 통과하지 못할 수 있습니다.

    해결 방법

    64비트 PMA 폭으로 8개 이상의 PMA 레인을 구현하기 위해 여러 F-Tile PMA/FEC Direct PHY 인텔® FPGA IP 사용하고 단일 F-Tile PMA/FEC Direct PHY 인텔® FPGA IP의 레인 수를 최대 8개로 제한할 수 있습니다. 예를 들어, 12개의 채널이 필요한 경우 4채널 F-Tile PMA/FEC Direct PHY 인텔® FPGA IP의 인스턴스를 3개 구현할 수 있습니다.

    이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어의 향후 릴리스에서 수정될 예정입니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Agilex™ FPGAs 및 SoC FPGAs

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.