문서 ID: 000098201 콘텐츠 형태: 문제 해결 마지막 검토일: 2024-11-22

SIEMENS* QuestaSim*을 사용할 때 2D-FIR II(4K 레디) FPGA IP 코어가 시뮬레이션의 두 출력 샘플 간에 예기치 않은 데이터를 반환하는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime 디자인 소프트웨어
  • 2D-FIR II(4K 레디) 인텔® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    SIEMENS* QuestaSim*용 2D-FIR II(4K 레디) FPGA IP 시뮬레이션 파일의 암호화 문제로 인해 2D-FIR II(4K 레디) FPGA IP를 시뮬레이션할 때 두 개의 연속 출력 데이터 사이에 알 수 없는 데이터가 표시됩니다.

    이 문제는 하드웨어 작동에 영향을 주지 않습니다.

    해결 방법

    이 시뮬레이션 문제에 대한 해결 방법은 없습니다.

    이 문제는 Quartus® Prime Pro Edition 소프트웨어의 향후 릴리스에서 해결될 예정입니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 11 제품

    인텔® Agilex™ FPGAs 및 SoC FPGAs
    Arria® II FPGA
    Arria® V FPGA 및 SoC FPGA
    인텔® Arria® 10 FPGA 및 SoC FPGA
    Cyclone® IV FPGA
    Cyclone® V FPGA 및 SoC FPGA
    인텔® Cyclone® 10 FPGA
    인텔® MAX® 10 FPGA
    인텔® Stratix® 10 FPGA 및 SoC FPGA
    Stratix® IV FPGA
    Stratix® V FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.