문서 ID: 000098383 콘텐츠 형태: 문제 해결 마지막 검토일: 2024-04-08

Agilex™ 7 FGT 트랜시버 수동 적응 모드 설계에 대해 내부 직렬 루프백이 활성화될 때 비트 오류가 표시되는 이유는 무엇입니까?

환경

    인텔® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

Quartus® Prime Pro Edition 소프트웨어 버전 24.1 및 이전 버전의 문제로 인해 Agilex™ 7 FGT 트랜시버 수동 적응 모드에 대한 내부 직렬 루프백 활성화 시퀀스가 최적이 아닙니다. 수신기의 입력에 외부 신호가 있을 때 예기치 않게 높은 비트 오류율(BER)이 발생할 수 있습니다.

해결 방법

이 문제를 해결하려면 내부 직렬 루프백을 활성화하기 전에 다음 두 가지 방법 중 하나를 채택할 수 있습니다.

  1. 외부 케이블 또는 모듈에서 FGT RX 분리
  2. 3중 상태 또는 전기 유휴 상태에서 외부 소스 신호 구동

Quartus® Prime Pro Edition 소프트웨어의 향후 릴리스에서 이 문제를 해결할 계획은 없습니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

인텔® Agilex™ FPGAs 및 SoC FPGAs

1

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.