문서 ID: 000098398 콘텐츠 형태: 문제 해결 마지막 검토일: 2024-07-16

PCI Express*용 R-Tile 다중 채널 DMA FPGA IP의 두 개 이상의 다른 구성을 사용할 때 모든 인스턴스의 설정이 동일한 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    Quartus® Prime Pro Edition 소프트웨어 버전 23.2 이하의 문제로 인해 설계에 PCI Express용 다중 채널 DMA FPGA IP(MCDMA IP) 인스턴스가 두 개 이상 포함되어 있고 각각 다른 IP 매개변수 설정으로 구성된 경우 설계는 각 MCDMA IP 인스턴스에 대해 동일한 설정으로 컴파일됩니다.

    해결 방법

    이 문제는 Quartus® Prime Pro Edition 소프트웨어 버전 23.3부터 해결됩니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Agilex™ I-시리즈 FPGAs 및 SoC FPGAs

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.