문서 ID: 000098406 콘텐츠 형태: 문제 해결 마지막 검토일: 2024-11-12

"Tx 타일 인터페이스 Fifo 모드" 매개변수가 "등록"으로 설정되어 있을 때 링크 파트너가 F-타일 PMA/FEC 다이렉트 PHY FPGA IP 변형의 RX 비트 오류를 보고하는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    Quartus® Prime Pro Edition 소프트웨어 버전 23.3 이상의 문제로 인해 Tx 타일 인터페이스 Fifo 모드 매개변수가 "등록"으로 설정된 경우 링크 파트너가 F-타일 PMA/FEC 다이렉트 PHY FPGA IP에서 비트 오류 수신을 보고할 수 있습니다.

    해결 방법

    이 문제를 해결하려면 IP의 reconfig_pdp 버스에서 다음 읽기 및 쓰기를 수행하십시오.

    1. IP의 모든 채널에 대한 읽기 레지스터 0x6000 .
    2. 레지스터의 비트 [10:9] 를 2'b10에 씁니다. 레지스터의 다른 모든 비트는 변경하지 않고 그대로 둡니다(읽기, 수정, 쓰기 수행).

    이 문제는 Quartus® Prime Pro Edition 소프트웨어의 향후 릴리스에서 해결될 예정입니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Agilex™ FPGAs 및 SoC FPGAs

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.