Synopsys VCS* 시뮬레이터가 Agilex™ 5 FPGAs에 대해 잘못된 시뮬레이션 결과를 생성하는 이유는 무엇입니까?

Agilex™ 5 FPGAs Synopsys VCS* 2단계 흐름(한 단계에서 컴파일 및 정교화하고 다음 단계에서 시뮬레이션)을 지원하지 않습니다. 단일 VCS 명령줄 run_vcs를 사용하여 모든 IP 및 Quartus® 시뮬레이션 라이브러리 소스 파일을 지정하는 경우 Synopsys VCS* 시뮬레이터로 다중 IP 설계를 시뮬레이션할 때 잘못된 시뮬레이션 결과가 표시될 수 있습니다.

VCS MX 플로우와 함께 Synopsys VCS* 시뮬레이터를 사용하려면 다음 단계를 따르십시오.

1. mkdir 명령을 사용하여 설계 라이브러리 작성
2. vlogan 또는 vhdlan 명령을 사용하여 모든 IP 및 Quartus® 시뮬레이션 라이브러리 소스 파일을 해당 라이브러리로 컴파일합니다
3. 2단계에서 컴파일된 소스 파일을 지정하지 않고 vcs 명령을 사용하여 최상위 레벨 설계를 정교화합니다
4. 생성된 simv 실행 파일을 사용하여 설계 시뮬레이션

위의 단계를 VCS 또는 VCS MX 3단계 흐름이라고도 합니다(한 단계에서 컴파일하고, 다음 단계에서 자세히 설명하고, 마지막 단계에서 시뮬레이션).

컴파일할 라이브러리 파일, 명령 예제 및 명령 인수에 대한 자세한 내용은 플랫폼 디자이너에서 생성한 VCS MX 시뮬레이션 설정 스크립트(/synopsis/vcsmx/vcsmx_setup. sh)를 참조하십시오.

이전에 플랫폼 디자이너에서 생성한 VCS 시뮬레이션 설정 스크립트(/synopsys/vcs/vcs_setup.sh)를 사용한 경우 플랫폼 디자이너에서 생성한 VCS MX 시뮬레이션 설정 스크립트(/synopsys/vcsmx/vcsmx_setup.sh)를 사용하도록 전환합니다.

생성된 Synopsys VCS MX 시뮬레이션 스크립트를 최상위 프로젝트 시뮬레이션 설정 스크립트에 통합하는 방법에 대한 자세한 지침은 Quartus® Prime Pro Edition 사용 설명서: 타사 시뮬레이션 을 참조하십시오.