설명
Quartus® Prime Pro Edition 소프트웨어 버전 24.1 이하의 문제로 인해 아래 두 조건이 모두 충족되면 Agilex™ 7 FPGA M-시리즈 및 Agilex™ 5 FPGA E-시리즈 장치에서 EMIF 보정 실패가 발생합니다.
- EMIF 용도로 사용되지 않는 I/O 레인에서 비 LVCMOS I/O 표준을 사용하여 사용자가 입력 핀을 활성화합니다.
- I/O 레인은 패브릭 EMIF를 구현하는 데 사용된 것과 동일한 HSIO 뱅크에 상주합니다.
해결 방법
이 문제를 해결하려면 Agilex™ 7 FPGA M-시리즈 및 Agilex™ 5 FPGA E-시리즈 장치에서 이 문제를 해결하고 특정 I/O 레인에서 영향을 받는 I/O 표준으로 입력 핀을 활성화하지 마십시오.
또한 Agilex™ 5 FPGA E-시리즈 장치의 문제를 해결하기 위한 패치를 사용할 수 있습니다. Quartus® Prime Pro Edition 소프트웨어 버전 24.1을 다운로드하려면 여기를 클릭하십시오.
이 문제는 향후 Quartus® Prime 소프트웨어 버전에서 해결될 예정입니다.