Quartus® Prime Pro Edition 소프트웨어 버전 24.1 이상에서 전체 EMIF IP 핀 위치 할당과 함께 Agilex™ 7 M-시리즈 EMIF IP 및 Agilex™ 5 EMIF IP를 컴파일할 때 더 적합한 오류 메시지가 표시될 수 있습니다.
이 문제를 해결하기 위해 인텔®은 일부 인터페이스 신호를 수동으로 제한하고 Quartus® 기술자가 핀을 배치할 수 있도록 할 것을 권장합니다. 이 I/O 배치 방법의 경우 다음 신호를 제한해야 합니다
- PLL 참조 클럭
- RZQ 핀
- MEM_RESET_N