문서 ID: 000098581 콘텐츠 형태: 오류 메시지 마지막 검토일: 2024-11-22

내부 오류: 하위 시스템: U2B2_CORE, 파일: /quartus/db/u2b2/u2b2_2wt_util.cpp, 줄: 18

환경

인텔® Quartus® Prime Pro Edition 소프트웨어 버전 23.4.1 및 버전 24.1

  • 인텔® Quartus® Prime Pro Edition
  • 네이티브 고정 포인트 DSP 인텔® Cyclone® 10 GX FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    Quartus® Prime Pro Edition 소프트웨어 버전 23.4.1 및 버전 24.1의 문제로 인해. 작동 모드가 m18x18_full로 설정된 기본 DSP 기본 고정 소수점 DSP Agilex™ FPGA IP를 사용하고 'ax/bx/cx/dx/ex/fx' 입력 레지스터 활성화: 및 'ay/by/cy/dy/ey/fy' 또는 'scanin' 입력 레지스터 활성화: 옵션을 다른 값으로 설정하면 위에 표시된 내부 오류(IE)가 표시됩니다.

    이러한 옵션이 동일한 값으로 설정되지 않은 경우(예: ena0 ena1 이 사용되는 경우) IE가 관찰됩니다.

    모든 '입력 레지스터'는 동일한 설정 값으로 설정되어야 합니다.

    해결 방법

    작동 모드가 m18x18_full로 설정된 기본 DSP 기본 고정 소수점 DSP Agilex™ FPGA IP인 경우 모든 '입력 레지스터'를 동일한 설정 값으로 설정해야 합니다.

    이 문제는 Quartus® Prime Pro Edition 소프트웨어의 향후 릴리스에서 해결될 예정입니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.