사용자 지정 개발 키트에 대한 보드 옵션을 선택할 때 SDI II FPGA IP 디자인 예제가 생성되지 않는 이유는 무엇입니까?

Quartus® Prime Pro Edition 소프트웨어 버전 23.4의 문제로 인해 사용자 지정 개발 키트에 대한 보드 옵션을 선택할 때 SDI II FPGA IP 설계 예제를 생성할 때 다음 오류가 나타납니다.

Tcl 오류: 오류: "DEVICE_INITIALIZATION_CLOCK" 할당에 대한 값 "OSC_CLK_1_"이 잘못되었습니다. 유효한 값을 지정합니다.

이 문제를 해결하려면 다음과 같이 하십시오.

Agilex™ 7 장치의 경우:

사용자는 사용자 지정 개발 키트 대신 개발 키트 없음 옵션을 선택할 수 있습니다.
생성된 디자인은 동일하게 유지되지만 사용자는 QSF 파일에서 PIN 할당을 업데이트해야 합니다.

Stratix® 10 장치의 경우:

사용자는 사용자 지정 개발 키트 대신 개발 키트 없음 옵션을 선택할 수 있습니다.
사용자는 PIN 할당을 업데이트하고 QSF 파일에 다음 할당을 포함해야 합니다.

set_instance_assignment -name IO_STANDARD "1.8V" -to <대상>

set_instance_assignment -name CURRENT_STRENGTH_NEW DEFAULT -를 <destination>

set_instance_assignment -name SLEW_RATE 1 -to <destination>

이 문제는 Quartus® Prime Pro Edition 소프트웨어 버전 24.1부터 해결됩니다.