문서 ID: 000098665 콘텐츠 형태: 문제 해결 마지막 검토일: 2025-05-21

입력 레지스터가 음의 입력 핀, ALTLVDS_RX 메가 함수의 rx_in[*](n)에 등록되지 않는 이유는 무엇입니까?

환경

    인텔® Quartus® Prime Standard Edition
    ALTLVDS_RX
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

Quartus® Prime Standard Edition 소프트웨어 버전 23.1 이하의 문제로 인해 입력 레지스터가 ALTLVDS_RX 메가 함수의 음의 입력 핀 rx_in[*](n)에 등록되지 않은 것을 볼 수 있습니다.

이는 합성 속성 "LVDS_RX_REGISTER=LOW" 및 "LVDS_RX_REGISTER=HIGH"가 저전압 차동 신호(LVDS) 수신기 인터페이스의 레지스터에 할당되지 않았기 때문입니다.

해결 방법

이 문제를 해결하려면 Quartus® 설정 파일(.qsf)에 다음 할당을 추가합니다.

set_instance_assignment -name LVDS_RX_REGISTER LOW -에서 "altlvds_rx:ALTLVDS_RX_component|altlvdsrx_lvds_rx:auto_generated|altlvdsrx_lvds_ddio_in:ddio_in|ddio_l_reg"
set_instance_assignment -name LVDS_RX_REGISTER HIGH -에서 "altlvds_rx:ALTLVDS_RX_component|altlvdsrx_lvds_rx:auto_generated|altlvdsrx_lvds_ddio_in:ddio_in|ddio_h_reg"

이 문제는 현재 Quartus® Prime Standard Edition 소프트웨어의 향후 릴리스에서 해결될 예정입니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 11 제품

인텔® Cyclone® 10 LP FPGA
MAX® V CPLD
Arria® V GZ FPGA
Cyclone® V FPGA 및 SoC FPGA
Stratix® IV FPGA
인텔® Arria® 10 FPGA 및 SoC FPGA
MAX® II CPLD
Arria® II FPGA
Cyclone® IV FPGA
인텔® MAX® 10 FPGA
Stratix® V FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어서는 안 됩니다. 이 페이지의 영어 버전과 번역 사이에 모순이 있는 경우 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.