문서 ID: 000098674 콘텐츠 형태: 오류 메시지 마지막 검토일: 2024-11-15

오류: 다음과 같은 경우 텍스트 근처의 f_tile_soft_reset_ctrl_if_mux_vl.sv(592)에서 Verilog HDL 구문 오류

환경

  • 인텔® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    Quartus® Prime Pro Edition 소프트웨어 버전 24.1의 문제로 인해 F-타일 소스 파일은 SystemVerilog 2012 표준을 사용합니다. 이전 SystemVerilog 표준 버전으로 프로젝트를 컴파일하면 이 컴파일 구문 오류가 발생할 수 있습니다.

    해결 방법

    이 문제를 해결하려면 프로젝트의 하드웨어 설명 언어를 변경하려면 다음과 같이 하십시오.

    1. Verilog HDL 입력을 > 할당 > 설정으로 이동합니다.

    2. 'Verilog 버전'에서 SystemVerilog-2012 를 선택합니다.

    3. 다음 QSF 할당이 다음으로 설정되어 있는지 확인합니다.

    set_global_assignment -name VERILOG_INPUT_VERSION SYSTEMVERILOG_2012

    이 문제는 Quartus® Prime Pro Edition 소프트웨어의 향후 릴리스에서 해결될 예정입니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Agilex™ FPGAs 및 SoC FPGAs

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.