문서 ID: 000098681 콘텐츠 형태: 문제 해결 마지막 검토일: 2024-04-19

엔터티 "cpriphy_ftile_wrapper"는 정의되지 않은 엔터티 "ex_24G_simple_model"를 인스턴스화합니다. 이로 인해 생성된 IP 정보가 불완전할 수 있습니다.

환경

    인텔® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

시뮬레이션의 간소화된 IP 코어 모델(24G 비FEC만 지원) 옵션은 다음을 지원합니다.

  1. 시스템 PLL 주파수: 805.664062MHz
  2. CDR 클럭 출력 활성화가 선택되지 않음
  3. PMA 기준 주파수: 184.32MHz
  4. 디자인 선택: IP 코어의 단일 인스턴스

Quartus® Prime Pro Edition 소프트웨어 버전 23.4 이하의 문제로 인해 시뮬레이션에서 간소화된 IP 코어 모델(24G 비FEC만 지원) 옵션을 선택할 때 나열된 것 이외의 다른 구성은 오류 없이 IP 예제 설계 생성을 통과하지만, 나열된 항목의 잘못된 구성을 가리키는 오류로 인해 Quartus® 컴파일이 실패합니다.

해결 방법

이 문제는 Quartus® Prime Pro Edition 소프트웨어 버전 24.1부터 해결됩니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

인텔® Agilex™ FPGAs 및 SoC FPGAs

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어서는 안 됩니다. 이 페이지의 영어 버전과 번역 사이에 모순이 있는 경우 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.