문서 ID: 000098682 콘텐츠 형태: 문제 해결 마지막 검토일: 2024-11-18

Agilex™ 5 장치를 사용하여 GTS CPRI PHY FPGA IP에서 어설션을 위해 o_tx_hip_ready 폴링할 때 중단되는 이유는 무엇입니까?

환경

    인텔® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

o_tx_hip_ready 포트는 GTS CPRI PHY FPGA IP에 노출되지만 사용되지 않습니다. 상태 확인을 위해 o_tx_hip_ready 포트를 폴링하면 어설션이 발생하지 않습니다.

해결 방법

이 문제는 Quartus Prime Pro Edition 소프트웨어 버전 24.2부터 해결됩니다.

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.