문서 ID: 000098687 콘텐츠 형태: 문제 해결 마지막 검토일: 2024-11-22

HPS GMII to RGMII 어댑터 FPGA IP가 Agilex™ 5 설계에서 보류 시간 위반이 있는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • HPS GMII - RGMII 컨버터 인텔® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    Quartus® Prime Pro Edition 소프트웨어 버전 24.1의 문제로 인해 HPS GMII - RGMII 어댑터 IP 타이밍 분석기는 Agilex™ 5 설계를 대상으로 하는 설계에 대한 보류 타이밍 위반을 보고합니다.

    해결 방법

    Quartus® Prime Pro Edition 소프트웨어 버전 24.1에 대한 이 문제를 해결하기 위한 패치를 사용할 수 있습니다. 다음 링크에서 패치 0.19를 다운로드하고 설치합니다.

    이 문제는 Quartus® Prime Pro Edition 소프트웨어의 향후 릴리스에서 수정될 예정입니다.

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.