문서 ID: 000098707 콘텐츠 형태: 문제 해결 마지막 검토일: 2024-11-12

PIPE 다이렉트 모드에서 PCI Express*용 R-타일 Avalon® 스트리밍 FPGA IP를 사용할 때 P1에서 P0으로 전환한 후 예기치 않은 rxdatavalid 토글이 발생하는 이유는 무엇입니까?

환경

검토 및 승인 - 새 문서

  • 인텔® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    Quartus® Prime Pro 버전 24.1 이하의 문제로 인해 PIPE 다이렉트 모드에서 PCI Express*용 R-타일 Avalon® 스트리밍 FPGA IP를 사용할 때 저전력 상태(P1)에서 정상 작동(P0)으로 전환할 때 rxdatavalid 신호에서 예기치 않은 토글이 관찰될 수 있습니다.

    이 문제는 PCS 블록의 기호 잠금에도 영향을 줄 수 있습니다.

    영향을 받는 장치는 다음과 같습니다.

    AGIx019R18Axxxxx
    AGIx023R18Axxxxx
    AGIx022R29Axxxxx
    AGIx027R29Axxxxx
    AGIx022R31Axxxxx
    AGIx027R31Axxxxx
    AGIx041R29Dxxxxx

    해결 방법

    이 문제에 대한 해결 방법은 없습니다. 링크 재교육이 필요합니다.

    이 문제는 Quartus® Prime Pro Edition 소프트웨어 버전 24.2에서 해결되었습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Agilex™ I-시리즈 FPGAs 및 SoC FPGAs

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.